|
INGENIEUR EN LAYOUT
Notre client est l’un des principaux fournisseurs d'IP et d'outils EDA pour l’industrie des semi-conducteurs avancés, le power management, les circuits d’affichage et la conception de mémoires RAM/DPRAM/ROM basse consommation, hautes performances et haute densité. Nous recrutons un Ingénieur en Layout (H/F).
Au sein de l’équipe Memory IP basée à Grenoble, vous contribuerez au développement d’I/O, de standards cells et de nouveaux compilateurs mémoires, à l'amélioration et à la maintenance des existants. Vous travaillerez également sur les flux de développement et de vérifications LVS, DRC et ERC, ainsi que sur la maintenance et la mise à jour des différents scripts d'automatisation back-end en langage shell, skill, tcl ...
Ingénieur ou équivalent en microélectronique, vous avez une première expérience dans le design layout full custom au niveau transistor. Vous avez l’expérience de la conduite d'examens de disposition de circuits et avez travaillé en collaboration avec les designers pour trouver les meilleurs compromis design/layout. Vous avez d’excellentes capacités d'organisation, de priorisation et de gestion du temps. Une expérience ou une bonne connaissance de la technologie FinFET est un plus.
Le poste est basé en région grenobloise, possibilité aux US ou en UK.
POSTULER
|
Vos Attentes - Nos Solutions
Ils nous font confiance
5 clés pour recruter ...
